華為常務董事、終端BG董事長餘承東於10月4日發布影片，稱華為半導體已在手機、AI、通用計算、網路、智慧汽車等多個領域成功設計並量產381款τ晶片。此數字出自華為高層的公開表述，目前未見第三方機構獨立核實，相關晶片的具體型號清單亦未公布。
「τ晶片」的概念源自華為內部提出的「韜（τ）定律」。今年5月的2026國際電路與系統研討會上，華為董事、半導體業務部總裁何庭波在主旨演講中首次提出這條半導體演進路徑，主張以「時間（τ）縮微」替代傳統的「幾何縮微」，作為半導體與電子系統演進的新指導原則。
「向時間要性能」的技術邏輯
根據餘承東在影片中的說明，過去晶片性能提升主要依賴電晶體尺寸不斷縮小，但隨著尺寸接近物理極限，性能提升愈來愈困難。他稱華為因此「換了一個思路，向時間要性能」：晶片完成一項任務的時間，除了計算本身，還包括資料傳輸與等待，韜定律的核心是讓資料少繞路、讓計算不用等。
華為方面將這套路徑拆為四個層級。器件層面優化電晶體與互連電阻及寄生電容；電路層面以「邏輯摺疊（Logic Folding）」技術突破傳統平面布局，縮短關鍵路徑走線長度；晶片層面透過軟體、架構、晶片的全棧協同設計提高系統並行度；系統層面則定義「靈衢匯流排」，重構互聯協議，實現超節點的統一記憶體編址，降低系統通訊時延。
上述技術表述均來自華為官方說法，本臺未取得獨立的技術驗證資料。
2031年密度預測與既有產品線
華為方面還提出一項時間點預測：預計到2031年，基於韜定律的高端晶片電晶體密度將達到1.4奈米製程的同等水準。此為廠商自身的前瞻預估，實際達成情況尚待後續產品驗證。
在具體產品端，τ晶片概念已與華為終端業務產生連結。先前Mate 90系列發表時，華為曾展示四代τ晶片，並稱麒麟9050系列首發邏輯摺疊技術；當時的效能解禁資訊顯示，Mate 90 Pro Max搭載麒麟9050 Pro，部分遊戲能效表現據稱優於第五代驍龍8至尊版機型。此一機型近期的市場熱度，亦可見於消費者走訪十餘家門市才訂到Mate 90 Pro Max特定版本的購機紀錄。
訊源狀態與待核實事項
目前可確認的事實包括：餘承東於10月4日以影片形式公布381款τ晶片的說法；韜定律由何庭波於今年5月的研討會首次提出；相關內容經IT之家等媒體報導流傳。
尚待核實的部分則有：381款晶片的統計口徑與涵蓋範圍、各晶片對應的終端產品清單、邏輯摺疊技術在實測中的具體效益數據，以及2031年密度目標的推算依據。在華為公布更詳細的技術文件或第三方測試結果之前，上述數字與預測均屬於廠商單方表述。